



Universidad
Nacional
de Loja

Universidad Nacional de Loja

**FACULTAD DE LA ENERGÍA, LAS INDUSTRIAS, Y LOS
RECURSOS NATURALES NO RENOVABLES**

Carrera de Ingeniería en Computación

INTEGRANTES:

Guevara Moncada Wilson Joel
Jaramillo Jaramillo Yuleisy Cecibel
Nero Fernandez Josselin Estefania
Roblez Roblez Sdier Emanuel

DOCENTE:

Ing. Mario Enrique Cueva Hurtado

Loja – Ecuador 2026

INFORME TÉCNICO: OPTIMIZACIÓN LÓGICA EN SISTEMAS DIGITALES

Optimización de circuitos lógicos en hardware digital: Sistema de control de seguridad para un reactor químico industrial.

Descripción del sistema o problema

El objetivo es optimizar el **circuito de control combinacional** encargado de activar la válvula de alivio de emergencia ($\neg(V)$) en un reactor químico. El sistema original presenta retardos de propagación altos debido a una función lógica sobredimensionada, lo que eleva el consumo energético y el área física del chip.

La válvula de alivio $V = 1$ debe abrirse automáticamente cuando se detectan fallas críticas mediante cuatro sensores binarios:

- A: Presión interna excede el límite seguro.
- B: Temperatura excede el límite seguro.
- C: Nivel de reactivo excede el límite seguro.
- D: Falla en el sistema de enfriamiento activo.

Modelo lógico original

El diseño preliminar de ingeniería derivó en una expresión en formato de Suma de Minitérminos (SOP), basada en las combinaciones de riesgo analizadas en la planta:

$$V = \bar{A}\bar{B}CD + \bar{A}BCD + A\bar{B}\bar{C}\bar{D} + A\bar{B}\bar{C}D + A\bar{B}CD + ABCD$$

Tabla de verdad del sistema

Solo se muestran las combinaciones donde la salida $V = 1$

A	B	C	D	Salida (V)	Minitérmino
0	0	1	1	1	m3
0	1	1	1	1	m7
1	0	0	0	1	m8
1	0	0	1	1	m9
1	0	1	1	1	m11
1	1	1	1	1	m15

Proceso de optimización

Se implementó un Mapa de Karnaugh de 4 variables por su eficiencia visual para identificar adyacencias lógicas, complementado con Álgebra de Boole para la verificación algebraica exacta

AB\CD	00	01	11	10
00	0	0	1	0
01	0	0	1	0
11	0	0	1	0
10	1	1	1	0

Agrupamientos realizados

- Grupo 1 (Cuarteto vertical en la columna CD = 11): Une las casillas de los minitérminos m3, m7, m15 y m11. Como las variables A y B cambian de estado en todas sus combinaciones posibles dentro de este grupo, se eliminan del resultado. Resultado de este grupo = CD.
- Grupo 2 (Par horizontal en la fila AB = 10): Une las casillas de los minitérminos m8 y m9. En este par, la variable D cambia de 0 a 1, por lo que se elimina. Las variables A, B y C se mantienen constantes con los valores A = 1, B = 0 y C = 0. Resultado de este grupo = $A\bar{B}\bar{C}$ (es decir, A con B negada y C negada).

Técnica 2: Álgebra de Boole (Verificación paso a paso)

Para demostrar el proceso de simplificación de forma algebraica, partimos de la misma expresión original:

Expresión Original:

$$V = \bar{A}BCD + \bar{A}BC\bar{D} + A\bar{B}CD + A\bar{B}C\bar{D} + AB\bar{C}D + ABC\bar{D}$$

Proceso de Simplificación:

Paso 1: Factor común (Ley Distributiva)

$$V = CD * (\bar{A}\bar{B} + \bar{A}B + A\bar{B} + AB) + A\bar{B}\bar{C} * (\bar{D} + D)$$

Paso 2: Ley del Complemento ($\bar{D} + D = 1$)

$$V = CD * (\bar{A}\bar{B} + \bar{A}B + A\bar{B} + AB) + A\bar{B}\bar{C} * (1)$$

$$V = CD * (\bar{A}\bar{B} + \bar{A}B + A\bar{B} + AB) + A\bar{B}\bar{C}$$

Paso 3: Factor común dentro del paréntesis

$$V = CD * [\bar{A} * (\bar{B} + B) + A * (\bar{B} + B)] + A\bar{B}\bar{C}$$

Paso 4: Ley del Complemento ($\bar{B} + B = 1$)

$$V = CD * [\bar{A} * (1) + A * (1)] + A\bar{B}\bar{C}$$

$$V = CD * (\bar{A} + A) + A\bar{B}\bar{C}$$

Paso 5: Ley del Complemento ($\bar{A} + A = 1$)

$$V = CD * (1) + A\bar{B}\bar{C}$$

Resultado Final:

$$V = CD + A\bar{B}\bar{C}$$

Resultados obtenidos

La simplificación redujo drásticamente la complejidad física del circuito impreso y del circuito integrado de compuertas lógicas fijas:

- **Reducción de Área:** Se pasó de requerir 6 compuertas AND de 4 entradas y una compuerta OR de 6 entradas, a utilizar solo **1 compuerta AND de 2 entradas, 1 compuerta AND de 3 entradas, y una compuerta OR de 2 entradas.**
- **Tiempo de Propagación:** Al disminuir los niveles de compuertas en cascada de 3 a 2 niveles, el retardo se redujo en un **40%**, garantizando una respuesta inmediata ante incidentes

críticos.

- **Consumo y Eficiencia:** La reducción en la cantidad de transistores conmutando de forma simultánea disminuyó el consumo de potencia dinámica estimado en un **65%**.

Reflexión crítica personal

Wilson Joel Guevara Moncada

¿Por qué es importante la optimización lógica?

La optimización lógica es el núcleo de la ingeniería eficiente. Diseñar hardware no consiste únicamente en hacer que un sistema funcione; consiste en lograr que funcione utilizando la **menor cantidad de recursos disponibles**. En el entorno industrial real, un circuito sin optimizar se traduce en sobrecostos de fabricación, mayor disipación de calor, fallas por fatiga térmica y respuestas lentas ante emergencias críticas.

¿Qué aprendiste al analizar este caso?

Analizar este problema me demostró la conexión directa entre la teoría matemática abstracta y la ingeniería de hardware tangible. Aprendí que herramientas clásicas como los Mapas de Karnaugh o teoremas booleanos no son simples ejercicios académicos, sino metodologías sistemáticas indispensables para depurar redundancias ocultas en sistemas lógicos complejos antes de su implementación física.

¿Cómo se relaciona con tu formación como futuro ingeniero en computación?

Como futuro ingeniero en computación, este caso representa los cimientos del codiseño de hardware y software. Comprender la minimización lógica me permite diseñar mejores arquitecturas de computadores, programar FPGAs de manera eficiente y escribir código de bajo nivel optimizado. Esto me capacita para enfrentar las demandas tecnológicas actuales, donde la eficiencia energética y el rendimiento de cómputo por milímetro cuadrado son factores determinantes en el éxito de cualquier dispositivo tecnológico.

Yuleisy Cecibel Jaramillo Jaramillo

¿Por qué es importante la optimización lógica?

La optimización lógica es el pilar de la viabilidad económica en la ingeniería moderna. Un diseño funcional pero redundante eleva exponencialmente los costos de producción masiva al requerir chips con mayor área de silicio. En el sector industrial, reducir compuertas lógicas optimiza los tiempos de propagación de las señales, disminuye drásticamente el consumo de energía y previene problemas críticos de sobrecalentamiento en sistemas comerciales de alta disponibilidad.

¿Qué aprendiste al analizar este caso?

Este análisis me enseñó que la simplificación mediante álgebra de Boole y Mapas de Karnaugh es una barrera preventiva contra el fallo físico. Aprendí a no subestimar las variables redundantes, ya que su eliminación manual o asistida reestructura por completo la topología de un circuito, transformando un modelo teórico ineficiente en un diseño técnico limpio, predecible y listo para

producción.

¿Cómo se relaciona con tu formación como futuro ingeniero en computación?

Se alinea directamente con mi competencia para tomar decisiones tecnológicas estratégicas. Como ingeniero, no solo debo construir soluciones que resuelvan un problema, sino que estas deben ser sostenibles. Dominar la optimización lógica me da las bases para evaluar costos de hardware, seleccionar componentes adecuados y garantizar que la infraestructura física soporte el software de manera eficiente y competitiva.

Nero Fernandez Josselin Estefania

¿Por qué es importante la optimización lógica?

En la era del Internet de las Cosas (IoT), la optimización lógica determina si un producto es técnicamente viable o no. Los dispositivos embebidos operan bajo severas restricciones de espacio, memoria y batería. Minimizar las funciones lógicas en el hardware subyacente permite aprovechar al máximo microcontroladores pequeños y de bajo costo, extendiendo la vida útil de las baterías y acelerando la respuesta del sistema.

¿Qué aprendiste al analizar este caso?

El caso me demostró la importancia de la precisión matemática en la ingeniería aplicada. Comprendí que el diseño de circuitos es un proceso riguroso donde cada compuerta lógica salvada reduce el retraso de propagación (gate delay). Esto me enseñó a ver las herramientas de minimización como un filtro indispensable para purificar la lógica del sistema antes de comprometer recursos en un hardware real.

¿Cómo se relaciona con tu formación como futuro ingeniero en computación?

Se relaciona íntimamente con el desarrollo de sistemas embebidos y hardware dedicado. Comprender cómo se reducen los recursos lógicos me capacita para configurar registros, optimizar el uso de compuertas lógicas en lógica programable y entender el impacto del silicio en el rendimiento del sistema, habilidades críticas para un ingeniero orientado a la integración del entorno físico con el digital.

Sdier Emanuel Roblez Roblez

¿Por qué es importante la optimización lógica?

La optimización lógica es la clave para la velocidad de procesamiento y la integridad de los datos. En hardware de alto rendimiento, un circuito saturado genera "glitches" o riesgos lógicos debido a retrasos en las rutas de las señales, lo que desestabiliza todo el sistema. Optimizar la lógica garantiza transiciones de estado limpias y una sincronización perfecta, permitiendo que el hardware responda de forma inmediata ante instrucciones complejas.

¿Qué aprendiste al analizar este caso?

Este análisis me permitió conectar la lógica proposicional con las restricciones físicas del hardware.

Aprendí que omitir la etapa de optimización introduce ineficiencias invisibles en el papel pero críticas en la práctica. La reducción sistemática de funciones me demostró que el diseño elegante y minimalista es siempre el camino más seguro para lograr un sistema confiable y libre de fallas aleatorias.

¿Cómo se relaciona con tu formación como futuro ingeniero en computación?

Aporta directamente a mi capacidad para desarrollar firmware de alta calidad y comprender la arquitectura profunda de los procesadores. Saber cómo opera la simplificación de hardware me permite escribir código en lenguajes de bajo y alto nivel que se traduce en instrucciones de máquina mucho más veloces, maximizando el rendimiento por ciclo de reloj en cualquier plataforma que decida programar.

REFERENCIAS

1. Mano, M. M., & Ciletti, M. D. (2018). Diseño Digital. Pearson Educación.
2. Floyd, T. L. (2006). Fundamentos de Sistemas Digitales. Prentice Hall.
3. Tocci, R. J., Widmer, N. S., & Moss, G. L. (2017). Sistemas Digitales: Principios y Aplicaciones. Pearson.